模拟CMOS 第2章 MOS器件物理基础

2.1 基本概念

2.1.1 MOSEFT开关

• 
• 如上图所示，MOS器件有三个端口（实际上有四个），分为S（源）D（漏）G（栅），其中S和D可以互换（对称）
  • 当V_G是高电平，S和D是连在一起的。
  • 当V_G是低电平，S和D是断开的。

2.1.2 MOSEFT结构

• EFT（ field effect transistor）=场效应晶体管

• NMOS：

  • 

  • 可以看到我在栅极（G）表了金属铝，这是我从另外一个版本中听来的，书中这层是多晶硅（无定形形式的硅，可导电）,拉给的解释是很久以前用的是金属，近用的多晶硅。

  • 所谓n型区，就是参杂的硅，如参杂磷元素——多出许多自由电子。

  • Ldrawn:沟道总长度

  • LD :横向扩散长度

  • Leff:沟道有效长度

    • Leff = Ldrawn- 2 LD

  • 对于上图（介绍NMOS这张）中衬底引脚问题，实际的链接是通过一个p⁺

    • 

• PMOS

  • 对于PMOS，我们可以参考NMOS，只需将p型衬底改为n型衬底，n型区改为p型区即可。书上的描述为：所有参杂类型取反。
  • 但在实际中，由于NMOS和PMOS需要做到同一张芯片上（CMOS同时用到他们俩），于是就必须有一个是局部衬底，如下图中b所示，学名“阱”
    • 

2.1.3 MOS符号

• - a）是四个脚都画出来的状态 - b）是常用的，省略衬底（B）的表示方法 - c）是数字电路中使用开关来表示N/P MOS

2.2 MOS的I/V特性

• 参考课程
• 笔记如下：
  • 
  • 

  • 基于此我尝试复述一下拉书中对应部分，最后再给出公式推导

    • 定义：Ug=栅极电压，Uds=源漏极电压

2.2.1 阈值电压

• - 该图对应笔记的第一章，ab图是指在ds（俩n+）极不加电压（或很小），Ugs加电压，此时PN结会扩散至绝缘层下部（和左右两个PN结连在一起），但是没有到Ug(th)=Ug的时候(某一个阈值)，只是有耗尽层，而没有沟道（反型层）。 - cd图，描述了反型层的形成（随着Ug增大）
• 

• 关于I/V特性可以得出上图的曲线，对应笔记中的第二章，

  • 即由于我们对Uds加了电压，在一开始的时候，沟道等效于电阻，但是因为Uds导致左右两侧电压的差异，当达到某一值当时候（Ugth=Ug-Uds）就会发生预夹断现象

    • 

  • 当Uds继续扩大的时候，夹断得更多，此时就出现了恒流区——增加的Uds抵消了沟道增加的电阻值

  • 于是就有了一开始的这张关系图，他说明恒流区的电流大小于Ug有关（由其决定）

    • 
• 

2.3 二级效应

• 参考笔记

• 体效应（背栅效应）：

  • 
  • 书中的描述是：当V_B<0当时候，将有更多空穴被英道衬底电极，而同时留下大量负电荷——耗尽层变得更宽了。
  • 参考笔记中的描述是：MOS管是一个三极管，但是在实际的芯片物理结构中，这个三极管是做在衬底上的，衬底作为电路的载体，是接地的。而芯片内，由于金属很薄很细，金属本身的电阻不能忽略，不是金属的衬底电阻率更大，这些都是本该视为理想导体的地方。这就导致，本该是0电位的源极S可能大于0.这就导致我们前面所有的公式中的有关S的部分都要继续减掉一个V_S，最直接的影响就是V_TH变大了。
  • 于是我的理解就是，体效应引起耗尽层变宽，需要更大的V_G。

• 沟道长度调制：

  • 随着V_DS的增大，沟道已经被夹断了，实际的**沟道长度——有载流子的部分变小了。**与负载电阻一样，这个电阻也是要分流的（也就是I_D会增大），这就意味着输出电流会减小！放大器的放大倍数要减小！

    • 于是公式得改写：

      • 
      • 

• 亚阈值导电性：

  • 当V_GS<=V_TH当时候，仍然存在一些I_D,它并非是无限小的，当V_DS>200mV的时候，有公式：

    • 

    • 

    • <img src="https://i-blog.csdnimg.cn/blog_migrate/33cd1375b1e0ae9eca57ac4f2928330a.png#pic_center alt=“image-20210222224705162” style=“zoom:50%;” />

• 电压限制：

  • V_DS过大会击穿。

2.4 MOS器件模型

2.4.1 MOS器件版图

• 

2.4.2 MOS器件电容

• MOS的四个端子中任意两个存在电容

  • 

• 电容值可由晶体管的偏置情况决定：

  • 

  • 1、栅和沟道之间的氧化电容：C1=WLC_ox

  • 2、衬底和沟道之间的耗尽层电容：C2=

  • 3、多晶硅栅与源/漏的交叠而产生的电容C3/C4，通常需要复杂的计算得到，每单位的交叠电容用C_ov表示

  • 4、源/漏区与衬底之间的电容（图b），分为C_j和C_jsw,分别表示单位面积和单位长度的电容

    • 每个结电容都可以表示为，式中V_{R是反向电压，是结电容的内建电势，幂指数m的值一般在0.3-0.4之间}

2.4.3 MOS小信号模型（不懂）

• 首先什么是小信号模型：阈值相对的是大信号模型，这可以理解成静态工作点附近的电压电流电容。而小信号模型是大信号模型在静态工作点附近的近似。

  • 个人认为，大信号就是直流工作点，而小信号就是输入的交流信号在直流工作点上对NMOS管产生的影响，这个交流小信号并不影响直流工作点。

• 这里再提一下g_m（手写笔记最后一个公式）：跨导，表达的是该NMOS管在 V_DS 一定的情况下，NMOS将电压转化成电流的能力的大小，定义为漏电流的变化量除以栅源电压的变化量。

• 这个部分还没明白：

  • 
  • 
  • 

2.4.4 MOS SPICE模型

• spice建模，参数：
  • 
  • 

2.4.5 NMOS与PMOS器件的比较

• PMOS器件的性能比NMOS差
• 对于给定器件尺寸和偏置电流，NMOS晶体管呈现出较高的输出电阻，为放大器提供了更理想的电流和更高的增益

2.4.6 长沟道器件与短沟道器件的比较

• 本章公式对与长沟道器件有效，但对于短沟道器件需要修正。