设CPU共有16根地址线，8根数据线，并用MREQ (低电平有效) .作访存控制信号，R/W作读写命令信号(高电平为读，,低电平为写)。

1.现有下列存储芯片: ROM (2KX8位，4KX8 位，8KX8位)，RAM (1KX4位，4KX8位,8KX8位)，及74138译码器和各种门电路(门电路自定)。试从上述规格中选用合适芯片，画出CPU和存储芯片的连.接图。要求:
(1)主存地址空间分配：
6000H~67FFH为系统程序区
6800H~6BFFH为用户程序区
(2)合理利用上述存储芯片，说明各选芯片。
(3)详细画出存储芯片的片选逻辑图。

详解

第一步，先将十六进制地址范围写成二进制地址码，并确定其总容量

第二步，根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。
根据6000H~67FFH为系统区的范围，应选择1片2KX8位的ROM，若选择4KX8位或8KX8位的ROM，都超过了2KX8位的系统程序范围
根据6800H~6BFFH位用户程序区的发范围，选2片1KX8位的RAM芯片正好满足1KX8位的用户程序区要求

第三步，分配cpu的地址线
将CPU的地11位地址A10 ~ A0与2KX8的ROM地址线相连；将CPU的低A9 ~ A0余2片1KX4位的RAM地址线相连。剩下的高位地址与访存控制信号MREQ共同产生存储芯片的片选信号

第四步,片选信号的形成:

(1) 由74138译码器输人逻辑关系可知，必须保证控制端G1为高电平，G2A与G2B为低电平，才能使译码器正常工作。

(2) 根据第一步写出的存储器地址范围得出，A15始终为低电平，A14始终为高电平,它们正好可分别与译码器的G2A(低)和G1(高)对应。而访存控制信号MREQ(低电平有效)又正好可与G2B(低)对应。

(3) 剩下的A13 A12 A11可分别接到译码器的C、B、A输人端。

(4) 其输出Y4有效时，选中1片ROM;Y5与A10同时有效均为低电平时，与门输出选2片RAM,ROM芯片的PD/progr 端接地，以确保在读出时低电平有效。

(5) RAM芯片的读写控制端与CPU的读写命令端WR相连。ROM的8根数据线直接与CPU的8根数据线相连,2片RAM的数据线分别与CPU数据总线的高4位和低4位相连。

输出端选择Y4 Y5的原因：
输出端Y0 …Y7的值是按ABC端的值（ A13 A12 A11）连接的，例如ROM的A13 A12 A11为（1 0 0）=4，因此与Y4相连接，而RAM的A13 A12 A11为（1 0 1）=5，因此与Y5相连接

2.设CPU共有16根地址线，8根数据线，并用MREQ (低电平有效) .作访存控制信号，R/W作读写命令信号(高电平为读，,低电平为写)。

现有下列存储芯片: ROM (2KX8位，4KX4 位，8KX8位)，RAM (1KX4位，2KX8位，4KX8位)，及74138译码器和其他门电路(门电路自定)。试从上述规格中选用合适芯片，画出CPU和存储芯片的连.接图。要求:
(1)最小4K地址为系统程序区，4096~ 16383地址范围为用户程序区。
(2)指出选用的存储芯片类型及数量。
(3)详细画出片选逻辑。

3. 设CPU共有16根地址线，8根数据线，并用MREQ (低电平有效) .作访存控制信号，R/W作读写命令信号(高电平为读，,低电平为写)。，现有8片8KX8位的RAM芯片与CPU相连，试回答:

(1)用74138译码器画出CPU与存储芯片的连接图;

(2)写出每片RAM的地址范围;

(3)如果运行时发现不论往哪片RAM写入数据后，以A0OOH为起始地址的存储芯片都有与其相同的数据，分析故障原因。

（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？

（1）

（2）

（3）

（4）