最近在做滤波器的东西，发现Verilog中有>>>这个操作，网上查了一番，发现讲的不是很清楚，就自己仿真了顺手写个记录。

下面首先定义输入输出：a和b都是有符号位的5bit端口，c和d是无符号位的5bit端口。

运算很简单

向右移1位

向右移2位

仿真结果

向右移1位的运算结果

向右移2位的运算结果

结论

1、有符号数，符号位为1，使用>>>，高位补1；
2、有符号数，符号位为0，使用>>>，高位补0（和>>相同）；

3、无符号数，无论最高位是什么，使用>>>，高位补0；