第1章：混仿概览

第2章：混仿基本特征

第3章：混仿高级特性Testbench复用时实例名冲突在某些SPICE仿真器（如HSPICE和Eldo）中，模拟子电路的实例名需要以字母“x”开头，而数字端view则不需要“x”，导致同一个模块的实例化，Verilog view和SPICE view的名称不一致：// 注意下面的 g1,g2,g3 和 xg1,xg2,xg3 的区别// Verilog dutmodule dut (out,clk