1、什么是signoff？signoff，签发。后端所说的signoff，是指将设计数据交给芯片制造厂商生产之前，对设计数据进行复检，确认设计数据达到交付标准，这些检查和确认统称为signoff。2、signoff的主要方向timing signoff静态时序验证PA signoff电源完整性分析PV signoff物理验证RV signoff可靠性验证FM/CLP signoff 形式验证和低功

FBI Warning：一切以vcs user guide为准。1、VCS仿真流程Step1: CompliationVerilog Code （cpu.v）—— simv （Simulation Executable）Step2: Simulationsimv —— FSDB Files （VPD Files / VCD Files）后续可以用Verdi Debug。2、VCS仿真模式2.1 v

一、什么是UPF？　　UPF的全称是统一功耗格式（UnifiedPower Format），其主要是由Synopsys推出的专门用于描述电路电源功耗意图的一种语言标准，它是Tcl语言的扩展，并且现在已经成为IEEE-1801标准且被三大EDA厂商（Synopsys、Cadence、Mentor）支持。二、为什么在低功耗设计实现过程中需要UPF标准？　　传统的数字芯片设计均是采用verilog或者V

一、axlenaxi3中len[3:0]，len为0-15，burst length为1-16。axi4中len[7:0]，len为0-255，burst length为1-256。注意：1.1、axi4中len>16只有burst type为INCR自增式猝发才支持。1.2、axi3协议规定len为0-15，实际芯片设计中根据需求来自行设置不同位宽的len，len大于16，对协议的完整性没

这一篇老李给大家简单介绍一下工业界常用的CDC检查工具Spyglass，然后奉上CDC设计和验证中的工程经验总结。如果你已经熟悉Spyglass CDC，那么你可以跳过第一部分。全篇干货满满，总计三千多字，希望大家一定能够读到最后。一、CDC检查工具　　我们先来说CDC检查工具。业界三大EDA公司Synopsys, Cadence, Mentor都有各自的CDC工具：Synopsys Spygla

一、命令设置在仿真脚本中设置：-cm cond+fsm+tgl+branch+line 指定覆盖率收集类型-cm_hier +tree tb_top 0 指定统计范围，一般将其放置在另一个list文件中，便于更改-cm_dir 指定存放路径，默认simv.vdb在work目录下二、命令行打开文件b verdi -cov -covdir simv.vdb 使用verdi打开单个覆盖率文件b verd

1.20200819DC是综合后的网表SDF是加延时的网表网表以phy为最小单位来替换，phy与phy之间的信号都被打平，按bit位连接。如果phy内部端口不用，被优化，则工具会在该输出端口加SYNOPSYS_UNCONNECTED_XXXX名字，表示端口悬空。网表仿真debug时，由于信号打平，比较难trace，可以参照rtl代码来进行debug，效率更快。...

verdi dump命令详解1.$fsdbDumpfile语法：$fsdbDumpfile(fsdb_name[,limit_size])含义：指定波形文件名，第二个参数可选择用来限制波形的大小(MB)。例如$fsdbDumpfile(“tb_top.fsdb”，10240);其中文件名可能被$fsdbDumpvars覆盖。2.$fsdbDumpvars语法：$fsdbDumpvars([dept

1、+incdir++incdir+ `include文件的搜索目录。方便在2、-v filename-v 指定一个.v格式的库文件，VCS会来这个文件中找源代码中例化的但在源代码中找不到的module，这里一个文件可以里面包含很多module。3、-y directory-y 指定一个库文件目录，目录下的文件名和module名要一致，且要用+libext+来指定文件类型，这里的.v文...