实验一 译码器的实现一、实验目的熟悉QuartusII仿真软件的基本操作，并用VHDL语言设计一个异或门、3-8译码器和模型机指令译码器。二、实验内容1、熟悉QuartusII软件的基本操作，了解各种设计输入方法2、用VHDL语言设计一个异或门、3-8译码器和模型机指令译码器，查看并分析其原理图，最后进行仿真验证。三、实验方法实验方法采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是Qu