1. TMS320C28x中断系统架构全景

第一次接触TMS320C28x的中断系统时，我被它精巧的分层设计震撼到了。这个架构就像一座精心设计的交通枢纽，将192个外设中断有序地引导到16条CPU中断线上。实际调试中发现，理解这个架构是解决各种中断异常问题的钥匙。

核心架构分为三级：最底层是外设中断源，中间层是PIE（外设中断扩展）模块，最上层是CPU中断处理单元。具体来看：

• 外设层：包括GPIO、定时器、ADC等模块，每个模块都有自己的中断标志位和使能位。比如GPIO中断需要通过Input X-BAR路由到XINT1~5接口
• PIE层：12组×16路的矩阵结构，每组对应一个CPU中断线（INT1~INT12）。这里的关键是PIEIFRx.y和PIEIERx.y寄存器组，它们像交通信号灯一样控制着中断的传递
• CPU层：16个中断线中，INT13/14专用于定时器，其余都连接PIE。CPU通过IER/IFR寄存器管理中断使能和状态，最终由INTM这个总开关决定是否响应

我在调试电机控制项目时，曾遇到ADC采样中断偶尔丢失的情况。后来发现是因为没有理解PIEACK的流控机制——这个寄存器就像高速公路的收费站，必须手动抬杆（写1清零）才能放行下一辆车（中断）。

2. 中断信号的全链路传播解析

2.1 从外设到PIE的旅程

当GPIO引脚检测到上升沿时，中断信号首先在XINT1CR寄存器中置位标志位。这个过程就像快递包裹被贴上"待处理"标签。关键点在于：

1. 外设模块自己的使能位（如XINT1CR的Enable）必须打开
2. 中断触发条件（边沿类型）要配置正确
3. 信号经过Input X-BAR路由到正确的XINT通道

实测中发现，很多初学者容易忽略外设本地的中断使能。有次我花了两个小时debug，最后发现是忘记设置SPI模块的SPICTL.INTENA位。

2.2 PIE模块的智能路由机制

PIE模块内部就像个智能分拣中心：

• 每组16个中断共享一个PIEACK位（x=1~12）
• PIEIFRx.y是硬件自动置位的，相当于包裹到达通知
• PIEIERx.y是软件控制的，决定是否转发这个"包裹"

这里有个关键特性：当某个组的PIEACK=1时，该组所有中断都会被阻塞。这就像快递站临时关闭了某个地区的发货通道。必须在ISR中执行：

PieCtrlRegs.PIEACK.all = 0x0001;  // 清除INT1组的ACK

否则同组其他中断都无法触发。

2.3 CPU层的最终裁决

当信号突破PIE关卡后，还要经过三重检查：

1. CPU IFR对应位是否置位（硬件自动完成）
2. CPU IER对应位是否使能（软件控制）
3. ST1.INTM全局中断是否开放

特别要注意INTM这个"总闸门"，它在芯片复位后默认关闭。这就是为什么新手常抱怨"中断配置全对但就是不触发"。解决方法很简单：

EINT;  // 相当于__asm(" CLRC INTM")

但更安全的做法是：

DINT;  // 先关中断
// 进行关键配置
EINT;  // 配置完成再打开

3. 中断向量表的精妙设计

3.1 双向量表结构

C28x有两级向量表：

• CPU向量表：位于0x000000~0x00003F，处理INT1~INT14等核心中断
• PIE向量表：位于0x000D00~0x000EFF，处理所有外设中断

实际使用中，我们主要操作PIE向量表。TI的库函数帮我们封装了关键操作：

Interrupt_initVectorTable();  // 初始化默认处理函数
Interrupt_register(INT_ADCA1, &ADCA1_ISR);  // 注册自定义ISR

3.2 向量地址计算技巧

每个中断向量占用2个16位字（32位地址），但地址总是偶数。因此PIE控制寄存器巧妙利用了最低位：

• 最低位=0：存储向量地址
• 最低位=1：表示PIE使能

例如ADCD1中断的向量地址是0x0D4A，但在PIECTRL寄存器中会显示为0x0D4B。这不是错误，而是TI工程师的聪明设计。

4. 实战中的中断调试技巧

4.1 中断丢失的排查流程

当遇到中断不触发时，建议按以下步骤排查：

1. 外设层检查：

   • 确认外设中断标志是否置位（如ADCINTFLG）
   • 检查外设本地中断使能位
   • 验证触发条件（边沿/电平）是否符合预期

2. PIE层检查：

   • 用示波器或IO翻转确认信号到达PIE
   • 查看PIEIFRx.y是否置位
   • 确认PIEIERx.y已使能
   • 检查PIEACKx是否已清除

3. CPU层检查：

   • 确认IFR对应位状态
   • 检查IER使能位
   • 确认INTM全局中断已打开

4.2 中断响应时间优化

在电机控制等实时性要求高的场景，需要优化中断响应：

1. 将关键ISR分配到高优先级组（如INT1）
2. 在ISR开始时清除PIEACK，允许同组其他中断嵌套
3. 精简ISR代码，必要时使用汇编优化
4. 避免在ISR中调用复杂函数（如浮点运算）

实测数据显示，优化后的ADC中断响应时间可以从58个周期缩短到32个周期。

5. 高级话题：中断嵌套与上下文保存

5.1 实现安全的中断嵌套

默认情况下C28x禁止中断嵌套，但可通过以下方式开启：

__interrupt void ADCA1_ISR(void)
{
    EINT;  // 允许嵌套
    PieCtrlRegs.PIEACK.all = 0x0001;  // 清除ACK
    // ...处理逻辑
    DINT;  // 恢复保护
}

但要注意：

• 嵌套深度受堆栈大小限制
• 需要处理好共享资源竞争
• 可能引入不可预测的时序问题

5.2 上下文保存的底层机制

当中断发生时，CPU会自动保存关键寄存器到堆栈，包括：

• PC（返回地址）
• ST0/ST1状态寄存器
• ACC/P等ALU寄存器

保存顺序如下表所示：

寄存器对	保存顺序
PC	最先
ST0/ST1	其次
ACC/P	第三

在编写汇编级ISR时，需要手动保存其他用到的寄存器。我曾遇到过因为忘记保存AR1寄存器导致系统随机崩溃的案例，这个bug花了一周时间才定位。

6. 典型问题解决方案

6.1 中断频繁触发问题

当发现ISR执行频率异常高时，通常有几个原因：

1. 中断标志未清除：需要在ISR中手动清除外设中断标志
2. 硬件抖动：添加适当的滤波电路或软件去抖
3. 电平触发模式误用：多数情况下边沿触发更可靠

对于ADC这类周期性中断，建议在ISR开始时立即清除标志：

AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1;  // 清除ADC标志

6.2 中断优先级冲突

虽然C28x有固定硬件优先级（INT1>INT2>...>INT14），但在实际项目中会遇到：

• 高优先级中断阻塞关键任务
• 多个中断资源竞争

解决方案包括：

1. 动态调整IER寄存器
2. 使用软件二次调度
3. 将耗时操作移到主循环

在风电变流器项目中，我们通过将通讯中断降级，保证了PWM中断的实时性，使控制周期抖动从±5μs降低到±1μs以内。